

В. М. МУТТЕР

(Ленинград)

**К СИНТЕЗУ ЦИФРОВОГО АВТОМАТА
ДЛЯ ПРЕОБРАЗОВАТЕЛЯ НАПРЯЖЕНИЯ В КОД
ПОРАЗРЯДНОГО УРАВНОВЕШИВАНИЯ**

Цифровые автоматы (ЦА) классических преобразователей напряжения в код и цифровых вольтметров, содержащие два регистра: сдвигающий и запоминающий [1] — обладают большой структурной избыточностью [2]. В работе [2] проведен синтез ЦА и предложена такая его итеративная структура с цепью прямых и обратных связей (ЦПОС) между разрядными ячейками (РЯ), которая позволяет уменьшить структурную избыточность классических схем за счет совмещения функций обоих указанных регистров в одном узле, выполненном на синхронных триггерах.

Подобный метод построения ЦА хотя и был известен ранее [3] (см. также [4]) и применялся в цифровых вольтметрах Щ1512, выпускавшихся заводом «Вибратор» (Ленинград), однако его использование было ограничено: разрядные ячейки выполнялись на импульсно-потенциальных элементах.

В данной работе показано, что несущественное изменение ЦПОС позволяет упростить выражения функций возбуждения, приведенные в [2], для всех типов синхронных триггеров, используемых в ЦА.

На рисунке приведена структурная схема двух разрядов ЦА; ее отличие от схемы, синтезированной в [2], сводится к совмещению функций цепи обратной связи и цепи синхронизации. На этом рисунке: БС — блок сравнения неизвестного напряжения U_x с известным U_k ; ГИ — генератор импульсов синхронизации t ; A_i — элементарный цифровой автомат (ЭЦА) с памятью; l_{i-1} — сигнал прямой цепи; b_{i+1} — сигнал обратной связи; C_i — вход ЭЦА, на который подается сигнал синхронизации Q_i — выход (и сигнал на этом выходе) ЭЦА; m — сигнал сброса, устанавливающий ЭЦА в состояние $Q_i = 0$; x — сигнал перекомпенсации; причем $x = 1$, если $U_k > U_x$, $x = 0$ в противном случае.

Таким образом, ЦПОС функционирует по следующим законам:

прямая цепь: $l_{i-1} = Q_{i-1}$,

$$\text{обратная цепь: } C_i = b_{i+1} = tb_{i+2}\bar{Q}_{i+1} = t \prod_{j=i+1}^{n+1} \bar{Q}_j,$$

где n — количество разрядов в ЦА, Π — символ логического умножения.

Функции возбуждения синхронного триггера, образующего ЭЦА, могут быть получены непосредственно из выражений (1) — (5), приведенных в [2], если их правые части разделить на b_{i+1} . Тогда для основных типов триггеров получим

RS-триггер:

$$S_i = Q_{i-1}\bar{Q}_i, \quad R_i = xQ_i; \quad (1)$$

JK-триггер:

$$J_i = Q_{i-1}, \quad K_i = x; \quad (2)$$

DV-триггер:

$$V_i = Q_{i-1} \vee Q_i, \quad D = \bar{x}Q_i; \quad (3)$$

D-триггер:

$$D_i = Q_{i-1}\bar{Q}_i \vee \bar{x}Q_i; \quad (4)$$

T-триггер:

$$T_i = Q_{i-1}\bar{Q}_i \vee xQ_i. \quad (5)$$

При выводе формулы (4) учтено, что $b_{i+1}/b_{i+1} = 0$.


Можно получить соответствующие выражения и для триггеров другого типа:

S-триггер:

$$S_i = Q_{i-1}\bar{Q}_i, \quad R_i = x; \quad (6)$$

R-триггер:

$$S_i = Q_{i-1}, \quad R_i = xQ_i; \quad (7)$$



E-триггер:

$$S_i = Q_{i-1} \bar{Q}_i, \quad R_i = x Q_i; \quad (8)$$

TV-триггер:

$$V_i = Q_{i-1} \bar{Q}_i \vee x. \quad (9)$$

Из выражений (1) — (9) следует, что наиболее простой входной логикой обладают ЭЦА, выполненные на *JK*-триггерах.

Между тем проектировщиков цифровых приборов в микроминиатюрном исполнении интересует не столько сложность входной логики триггера или самого триггера, сколько количество корпусов микросхем, необходимых для построения ЦА (и, естественно, основные параметры микросхем: быстродействие, надежность, помехозащищенность и другие). Поэтому существенную корректировку в выбор элементной базы вносит ассортимент серийно выпускаемых микросхем (а также целый ряд других факторов, на первый взгляд, даже второстепенных: тип микросхем, принятых или имеющихся в наличии на данном предприятии и т. п.). Так, например, ЦА на *D*-триггерах 240 серии (схема 2ИР401, содержащая четыре *D*-триггера в корпусе) оказывается по числу корпусов проще, чем ЦА на *JK*-триггерах 217 серии (схема 2ТК171 с одним *JK*-триггером в корпусе) [5, 6].

Кроме того, по мнению автора, структурная схема на рисунке не может полностью и безоговорочно вытеснить обычную классическую структуру (сдвигающий регистр + регистр памяти), так как упоминавшаяся выше избыточность последней позволяет построить ЦА на более простых элементах памяти — асинхронных триггерах. Здесь ограничимся ссылкой на отечественную БИС 2ИП301 [7] и на схему ЦА серийного цифрового вольтметра Щ1312, выполненную на двухходовых ячейках И-НЕ типа К1ЛБ5511 (четыре ячейки в одном корпусе) [8]. В первой из схем осуществлен принцип реверсирования триггеров регистра памяти (РП) в процессе уравновешивания, а во второй — триггеры РП работают без реверсирования.

Ответ на вопрос, какая структура для ЦА (классическая или с совмещением регистров памяти и сдвига) является лучшей, зависит, прежде всего, от постановки задачи: идет ли речь о проектировании прибора или о разработке БИС ЦА. Однако обсуждение этого вопроса выходит за рамки настоящей работы. Скорее всего, на данном этапе развития отечественной микроэлектроники право на существование имеют обе структуры ЦА.

ЛИТЕРАТУРА

1. К. А. Нетребенко. Цифровые автоматические компенсаторы. М., ГЭИ, 1961.
2. Н. П. Ващевич, Л. Н. Панков, В. Г. Пучков. Синтез уравновешивающего автомата преобразователя напряжение — код поразрядного уравновешивания. — «Автометрия», 1974, № 3.
3. В. М. Муттер, Э. Ф. Симхович. Цифровой вольтметр. Авторское свидетельство № 216130. — ОИПОТЗ, 1968, № 14.
4. В. М. Шляйдин. Цифровые измерительные преобразователи и приборы. М., «Высшая школа», 1973.
5. В. С. Гутников. Интегральная электроника в измерительных приборах. Л., «Энергия», 1974.
6. Справочник по полупроводниковым диодам, транзисторам и интегральным схемам. Под ред. Н. Н. Горюнова. Изд. 3-е. М., «Энергия», 1972.
7. «Электронная техника», 1969, № 6.
8. В. Р. Романовский. Цифровой вольтметр на интегральных схемах. — «Автометрия», 1970, № 2.

Поступило в редакцию 28 августа 1974 г.;
окончательный вариант — 20 декабря 1974 г.

УДК 621.376.53

В. Е. БОРЗЫХ, Б. И. ЛЕВКОЕВ, А. Н. ШЕСТЕРКИН

(Рязань)

ПАРАБОЛИЧЕСКИЙ ИНТЕРПОЛЯТОР

Один из возможных способов восстановления непрерывных сигналов по дискретным отсчетам основан на использовании полиномиальной интерполяции.

Известны устройства [1, 2], осуществляющие линейную интерполяцию отсчетов. Недостаток этих интерполяторов заключается в том, что восстановление полиномиальных