

(примерно вдвое) увеличено за счет использования следующих особенностей алгоритма: а) выходное напряжение ПКН носит более плавный характер, вследствие чего время, отводимое для одного такта сравнения, может быть уменьшено; б) ошибки в предыдущих ходах корректируются последующими.

При этом выбору длительности одного такта сравнения и характеристического числа  $\rho$ -алгоритма, определяющих длительность подавляемых помех, должен предшествовать статистический анализ импульсных помех на входе устройства сравнения, целью которого является определение закона распределения импульсных помех.

Экспериментальное исследование макета 13-разрядного помехоустойчивого АЦП ( $\varphi(i)=377$ ) подтвердило результаты моделирования. В частности, были получены истинные результаты при воздействии отрицательных помех длительностью в 1 такт и при имитации выхода из строя одного или нескольких (несмежных) триггеров регистра результата или разрядов ПКН.

Разработанный макет имеет следующие технические характеристики: длительность цикла преобразования, включая работу контролирующего устройства, 13 мкс; статическая погрешность преобразования 0,4%; диапазон преобразуемых напряжений  $\pm 2,5$  В.

#### ЛИТЕРАТУРА

1. В. А. Алексеев, А. Н. Касперович, Б. В. Карпюк. Помехоустойчивый двухканальный аналого-цифровой преобразователь.— В кн.: Труды семинара «Аналого-цифровые преобразователи». Новосибирск, Изд. СО АН СССР, 1971.
2. И. В. Витенько, А. П. Стаков. Теория оптимальных алгоритмов аналого-цифрового преобразователя.— В кн.: Приборы и системы автоматики. Вып. 11. Харьков, Изд. ХГУ, 1970.
3. А. П. Стаков, В. В. Браткевич. Структурный синтез аналого-цифровых преобразователей, реализующих оптимальные  $(i, k, s)$ -алгоритмы преобразования.— В кн.: Проблемы создания преобразователей формы «информации». (Материалы II Всесоюзного симпозиума). Киев, «Наукова думка», 1973.
4. Н. Н. Воробьев. Числа Фибоначчи. М., «Наука», 1969.

Поступила в редакцию 15 февраля 1973 г.;  
окончательный вариант — 23 января 1974 г.

УДК 681.142.621

В. А. БЕЛОМЕСТНЫХ, В. Н. ВЬЮХИН, А. Н. КАСПЕРОВИЧ,  
Н. В. ЛИТВИНОВ, В. И. СОЛОНЕНКО

(Новосибирск)

#### КОНВЕЙЕРНЫЙ АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ

Одной из основных задач техники аналого-цифрового преобразования является повышение быстродействия. В настоящее время быстродействие АЦП определяется двумя параметрами: максимальной частотой измерений  $F_{\max}$  (или временем  $T_d = 1/F_{\max}$ ) и апертурным временем  $T_a$ .

Значение времени  $T_d$  определяет погрешность восстановления сигнала по его дискретным отсчетам. При кусочно-линейной аппроксимации (полиномом 1-го порядка) значение  $T_d$  может быть записано в виде [1]

$$T_d = \frac{1}{\omega_c} \sqrt{8\delta_1}, \quad (1)$$

где  $\omega_c$  — частота среза спектра преобразуемого сигнала;  $\delta_1$  — приведенная допустимая погрешность аппроксимации (при условии использования точных значений отсчетов).

Апертурное время АЦП  $T_a$  — это временная неопределенность отсчетов входного сигнала. При отнесении отсчетов к фиксированным моментам времени конечная апертура преобразователя приводит к появлению амплитудной (динамической) ошибки преобразования мгновенных значений входного сигнала в код:  $\Delta_2 = T_a f'(t)_{\max}$ .

Используя неравенство Бернштейна, можно записать, что  $\Delta_2 = T_a \omega_c A_{\max}$ . Откуда

$$T_a = \frac{\delta_2}{\omega_c}, \quad (2)$$

где  $f'(t)$  и  $A_{\max}$  — соответственно производная и амплитуда входного сигнала;  $\delta_2$  — приведенная динамическая погрешность отсчетов.

Из (1) и (2) можно получить соотношение, свободное от  $\omega_c$ :

$$\frac{T_d}{T_a} = \frac{V\sqrt{8\delta_1}}{\delta_2}. \quad (3)$$

Из последнего выражения нетрудно видеть, что при соизмеримых значениях  $\delta_1$  и  $\delta_2$  значение  $T_d/T_a \ll 1$ . Это означает, что критерием эффективного использования высокой частоты кодирования АЦП с точки зрения восстановления исходного сигнала может служить неравенство

$$T_d/T_a \ll 1. \quad (4)$$

Если в разрабатываемом АЦП неравенство (4) не выполняется, то (с точки зрения восстановления исходного сигнала) этот АЦП нецелесообразно использовать. Например, при  $\delta_1 = 1\%$  и  $T_d/T_a = 0,5$  приведенная погрешность отсчетов вследствие относительно большого времени  $T_d$  будет из (3)  $\delta_2 = 15\%$ . Следовательно, в этом случае необходимо снижать значение апертурного времени в 5–10 раз или во столько же раз снижать частоту дискретизации.

При решении ряда практических задач, например при проведении исследований физики плазмы, преобразования телевизионных и радиолокационных сигналов, к аналого-цифровым преобразователям предъявляются трудно выполнимые одновременно требования: высокой частоты измерений ( $5 \cdot 10^6 \div 20 \cdot 10^6$  преобразований в секунду) и относительно малых статической и динамической погрешностей (1–2%). Как показано выше, для малости динамической погрешности отсчетов АЦП должен обладать малым апертурным временем (порядка  $5 \div 1$  нс).

Настоящая работа посвящена выбору структурной схемы и описанию сверхскоростного АЦП с малым апертурным временем. При разработке прибора особое вниманиеделено его технологичности (простоте в наладке, использованию минимальной номенклатуры покупных изделий, особенно точных резисторов).

Анализ литературы и опыт работы свидетельствуют о том, что выполнение поставленных требований связано с преодолением ряда схемных и конструктивных трудностей. Максимально возможное быстродействие обеспечивает параллельный АЦП—АЦП совпадения, являющийся однотактным прибором. Однако даже новейшие реализации приборов этого типа [2] сложны для современного уровня микроэлектроники, причем сложность их чрезвычайно увеличивается с увеличением числа разрядов. Кроме того, недостатком подобного АЦП является трудность обеспечения одновременности моментов срабатывания устройств сравнения, что вызывает появление добавочной динамической погрешности.

Естественным путем повышения частоты измерений (при заданной длительности такта) является сокращение числа тактов уравновешивания путем использования параллельно-последовательного и конвейерного методов преобразования. Однако известные реализации АЦП подобного типа [3] имеют апертурное время порядка 20 нс и нетехнологичны, так что повторить их практически не представляется возможным. Об некоторых АЦП, обладающих сравнительно приемлемыми характеристиками, имеются только рекламные сообщения [4, 5], а более или менее полных сведений о их структурных и принципиальных схемах нет.

Кратко охарактеризуем АЦП параллельно-последовательного и конвейерного типов. Под параллельно-последовательными АЦП подразумеваются устройства, производящие за один такт определение кода нескольких двоичных разрядов. Широкое распространение получили две структурные схемы параллельно-последовательных АЦП. Первая из них основана на многократном использовании в АЦП одного набора компараторов. В этих АЦП разность значений порогов срабатывания соседних компараторов, т. е. ширина зоны значений входной величины, принадлежащая к которой определяют компараторы, изменяется на каждом такте. Характерным для них является экономное использование оборудования [6]. Вторая структурная схема основана на использовании нескольких наборов компараторов (по числу тактов). Подобные АЦП описаны, например в [7]. Ширина зон, на которые разбивается с помощью компараторов диапазон изменения входного сигнала, у этих АЦП неизменна. Наборы компараторов в этих АЦП используются только в течение одного такта за время измерения, остальное время они бездействуют.

Для устранения этого недостатка в такую структурную схему вводят элементы цифровой и аналоговой памяти таким образом, чтобы код старших разрядов, найденный на первом такте, и аналоговая величина, соответствующая моменту определения этого значения, запоминались и переносились на входы компараторов второго набора для определения кода последующих разрядов. При этом появляется возможность одновременного опроса наборов компараторов и тем самым возможность избежать «простоеев» компараторов. АЦП с таким совмещением (одновременной обработкой различных ординат разными наборами компараторов) и получили название конвейерных. В конвейерных АЦП выходной код младших и старших разрядов сдвинут на время преобразования, вследствие чего для получения параллельного кода необходимы дополнительные регистры.

Для реализации конвейерного метода обычно используются несколько линий задержки. Из них спиральные линии задержки обладают уровнем отражения сигнала  $\geq 5$ , коэффициентом передачи  $\geq 0,9$ ; кабельные задержки громоздки. Улучшить метрологические характеристики и обеспечить гибкость в управлении можно путем замены линий задержки устройствами выборки и хранения (УВХ). При этом УВХ могут быть как однотактными, так и двухтактными.

На рис. 1, а—г изображен ряд структурных схем АЦП различного принципа действия. Основными узлами этих АЦП, определяющими




Рис. 1.

быстродействие и точность, являются набор компараторов (НК), цифроаналоговый преобразователь (ЦАП) и устройство выборки и хранения сигналов (УВХ). Для упрощения анализа структуры АЦП объединим набор компараторов и шифраторов в один функциональный узел НК; блок управления и выходной регистр из рассмотрения опустим. Кроме того, предполагаем, что преобразователь содержит только два набора компараторов, сравнение входной и компенсационной величин в которых производится по напряжению. (Подробнее о взаимодействии этих сигналов будет сказано далее.) Время срабатывания НК  $T_{\text{НК}}$  будет определяться задержкой его логических элементов  $T'_{\text{НК}}$  и запаздыванием в усилителе  $T''_{\text{НК}}$ . Динамика ЦАП характеризуется задержкой срабатывания ключей и временем установления выходной величины. Обозначим общую задержку ЦАП как  $T_{\text{ЦАП}}$ . Задержка  $T_{\text{УВХ}}$  может быть характеризована задержкой в его выходном буферном каскаде  $T'_{\text{УВХ}}$  и временем заряда запоминающей емкости  $T''_{\text{УВХ}}$ . Отметим, что переключение каналов двухтактного УВХ сопровождается переходным процессом, длительность которого  $T'''_{\text{УВХ}}$ . (Следует заметить, что при анализе не учитывается задержка сигнала входным буферным каскадом УВХ, а также входным каскадом компаратора, так как она постоянна и имеет место во всех структурах АЦП.)

При описании динамических свойств АЦП следует различать интервалы времени, в течение которых производится преобразование, и интервалы дискретизации (через которые берутся значения отсчетов). Для параллельно-последовательного АЦП с числом наборов компараторов  $m$  время преобразования  $T_{\text{пр}} = m \left( T_{\text{НК}} + \frac{m-1}{m} T_{\text{ЦАП}} \right)$ .

Для параллельно-последовательного АЦП с двумя наборами компараторов или с двухкратным использованием одного набора с однотактным УВХ, структурная схема которого представлена на рис. 1, *a*, время преобразования будет равно  $T_{\text{пр}} = 2T_{\text{НК}} + T_{\text{ЦАП}} + T_{\text{УВХ}}$ .

Подставив типовые значения (для принятой элементной базы):

$$T'_{\text{НК}} = 10 \text{ нс}, T''_{\text{НК}} = 10 \text{ нс}, T_{\text{ЦАП}} = 25 \text{ нс}, T'_{\text{УВХ}} = 20 \text{ нс}, T''_{\text{УВХ}} = 15 \text{ нс}, T'''_{\text{УВХ}} = 15 \text{ нс},$$

можно получить время преобразования приблизительно равным 100 нс. При использовании двухтактного УВХ в этом же АЦП  $T_{\text{пр}}$  изменяется и определяется выражением:  $T_{\text{пр}} = 2T_{\text{НК}} + T_{\text{ЦАП}} + T''_{\text{УВХ}}$ . Численно это время будет равно  $\sim 80$  нс.

В параллельно-последовательных АЦП интервал дискретизации не может быть сделан меньше времени преобразования.

На рис. 1, *b* изображена структурная схема конвейерного АЦП с одним УВХ. В этом АЦП опрос состояния 1 набора компараторов и переход УВХ в режим хранения производится одновременно по фронту одного импульса. У конвейерных АЦП интервал дискретизации  $T_d$  меньше времени преобразования  $T_{\text{пр}}$  и при однотактном УВХ определяется как  $T_d = T''_{\text{НК}} + T_{\text{ЦАП}} + T_{\text{УВХ}}$ .

Для АЦП с любым числом наборов  $m$  и с двухтактным УВХ при условии, что  $T''_{\text{УВХ}} < T''_{\text{НК}} + T_{\text{ЦАП}}$ ,  $T_d = T_{\text{НК}} + T_{\text{ЦАП}}$ .

Таким образом, применение двухтактных УВХ в конвейерных АЦП является более оправданным, чем в последовательно-параллельных АЦП, где при времени коммутации каналов УВХ  $T''_{\text{УВХ}}$ , равном времени выборки  $T_{\text{УВХ}}$ , АЦП с однотактными и двухтактными УВХ могут обеспечить равное время преобразования.

По-видимому, эта схема могла бы быть наиболее экономичной по аппаратурным затратам, но в ней трудно осуществлять в один момент времени опрос компараторов и перевод УВХ в режим хранения (не-

смотря на то что собственные апертурные времена компараторов и УВХ имеют значение порядка 0,5 нс). Апертурное время подобного АЦП может быть оценено в 1 нс.

Этого недостатка лишена схема конвейерного АЦП с двумя последовательно включенными УВХ (см. рис. 1, в). Интервал дискретизации и время преобразования у этого АЦП определяются теми же выражениями, что и у предыдущего, а апертурное время — первым УВХ.

Недостатком такого АЦП является суммирование погрешностей последовательно включенных УВХ. Чтобы устранить этот недостаток, можно УВХ включать не последовательно, а параллельно и выходы коммутировать поочередно ко входам НК (см. рис. 1, г). Однако при этом значительно увеличивается количество аналоговых ключей.

Параметры рассмотренных структурных схем приведены в таблице.

Реализуемый метод преобразования	Тип УВХ	Интервал дискретизации $\times 10^{-9}$	Апертурное время $\times 10^{-9}$	Оборудование
Параллельно-последовательный с двухкратным использованием НК	однотактный	100	0,5	УВХ+1НК+ЦАП
	двухтактный	80	0,5	1,5УВХ+1НК+ЦАП
Конвейерный (с одним УВХ)	однотактный	70	1	1УВХ+2НК+ЦАП
	двухтактный	50	1	1,5УВХ+2НК+ЦАП
Конвейерный (с двумя УВХ)	однотактный	70	0,5	2УВХ+2НК+ЦАП
	двухтактный	50	0,5	3УВХ+2НК+ЦАП

Чем выше быстродействие АЦП, тем больше в процентном отношении вклад в длительность измерения каждого его логического и аналогового элементов. Поэтому принципиальные схемы всех блоков должны тщательно прорабатываться с целью уменьшения всех возможных задержек. Это требование касается и цифровой части АЦП, где для уменьшения задержек должно выполняться требование минимизации числа последовательно соединяемых элементов.

В связи с вышеизложенным минимальный интервал дискретизации и минимальное апертурное время при приемлемых затратах оборудования обеспечивает конвейерный АЦП с двумя двухтактными УВХ, структура которого изображена на рис. 1, в.

Перейдем теперь к более детальному выбору схемы прибора, а именно схемы соединений набора компараторов, УВХ и ЦАП, поскольку ею в значительной мере определяются быстродействие и точность АЦП конвейерного (а также параллельно-последовательного) типа.

Поскольку в НК имеет смысл использовать унифицированные компараторы, выполненные по одной схеме, то при использовании метода сравнения напряжений для задания их порогов срабатывания необходимо использовать внешние делители напряжения.

Важное значение имеет выбор схемы включения делителя, которая обеспечивала бы минимальное значение сопротивлений резисторов этого делителя. От значения этих резисторов зависит, во-первых, время установления напряжения на входах компараторов (чем больше номинал




Рис. 2.

торов (в параллельно-последовательных АЦП изменять значения порогов от такта к такту). В некоторых известных АЦП [6] выполнение этих функций осуществляется с помощью двух ЦАП с токовым выходом, подключенных к концам делителя. Подобная схема не является оптимальной, поскольку в ней номинал резисторов делителя должен быть равен нагрузочному сопротивлению ЦАП, а следовательно, быть относительно большим.

Две схемы соединения узлов АЦП с разделением функций вычитания компенсационной величины и задания порогов срабатывания набора компараторов за счет использования генераторов тока изображены на рис. 2, а, б. (Схема а предложена и использована в описываемом АЦП, а схема б опубликована в [7]). В состав схем входят следующие элементы: ( $K_1 \div K_N$ ) — компараторы,  $R$  — резисторы делителя, ГТ — генераторы тока и ЦАП. Генераторы тока вырабатывают токи, равные по величине и противоположные по направлению. Под воздействием этих токов на резисторах делителя создаются падения напряжения, обусловливающие ширину зон, принадлежность входного сигнала к которым определяется компараторами. (При реализации этих схем в параллельно-последовательных АЦП с многократным использованием набора компараторов генераторы токов должны обеспечивать уменьшение токов, протекающих через делитель от такта к такту в  $2^n$  раз.)

Выход ЦАП или источника входного сигнала  $V_{\text{вх}}$  подключен к делителю. При изменении выходного напряжения ЦАП или входного сигнала соответственно изменяются пороги срабатывания всех компараторов, чем и достигается качественное вычитание. Выбор точки, к которой подключаются ЦАП или источник  $V_{\text{вх}}$ , определяется полярностью сигнала, на которую рассчитан АЦП. Для двухполлярного АЦП ЦАП или источник  $V_{\text{вх}}$  подключаются к средней точке делителя.

Разница между этими двумя схемами заключается в том, на какой из входов компараторов подключен делитель, либо со стороны компенсационной величины (см. рис. 2, а), либо со стороны входного сигнала (см. рис. 2, б). По-видимому, делитель предпочтительнее включать на выход того устройства, выходное сопротивление которого и граничная частота сигнала ниже. Применение этих схем позволяет минимизировать номиналы резисторов и сделать суммарное сопротивление делителя постоянным и не зависящим от числа компараторов.

Значения сопротивлений резисторов делителя второго набора компараторов могут быть определены из выражения

$$R = \frac{V_{\max}}{I_d (N + 1)^2},$$

где  $V_{\max}$  — диапазон входного сигнала,  $I_d$  — ток делителя.

резистора, тем больше время установления), во-вторых, число компараторов в наборе, поскольку с увеличением числа компараторов увеличивается статическая погрешность, вызываемая их базовыми токами.

Схема делителя должна быть такой, чтобы она позволяла выполнять одновременно и независимо две функции: осуществлять вычитание из измеряемой величины ее значения, определенного на предыдущем такте, и задавать значения порогов срабатывания компараторов (в параллельно-последовательных АЦП изменять значения порогов от такта к такту). В некоторых известных АЦП [6] выполнение этих функций осуществляется с помощью двух ЦАП с токовым выходом, подключенных к концам делителя. Подобная схема не является оптимальной, поскольку в ней номинал резисторов делителя должен быть равен нагрузочному сопротивлению ЦАП, а следовательно, быть относительно большим.

Две схемы соединения узлов АЦП с разделением функций вычитания компенсационной величины и задания порогов срабатывания набора компараторов за счет использования генераторов тока изображены на рис. 2, а, б. (Схема а предложена и использована в описываемом АЦП, а схема б опубликована в [7]). В состав схем входят следующие элементы: ( $K_1 \div K_N$ ) — компараторы,  $R$  — резисторы делителя, ГТ — генераторы тока и ЦАП. Генераторы тока вырабатывают токи, равные по величине и противоположные по направлению. Под воздействием этих токов на резисторах делителя создаются падения напряжения, обусловливающие ширину зон, принадлежность входного сигнала к которым определяется компараторами. (При реализации этих схем в параллельно-последовательных АЦП с многократным использованием набора компараторов генераторы токов должны обеспечивать уменьшение токов, протекающих через делитель от такта к такту в  $2^n$  раз.)

Выход ЦАП или источника входного сигнала  $V_{\text{вх}}$  подключен к делителю. При изменении выходного напряжения ЦАП или входного сигнала соответственно изменяются пороги срабатывания всех компараторов, чем и достигается качественное вычитание. Выбор точки, к которой подключаются ЦАП или источник  $V_{\text{вх}}$ , определяется полярностью сигнала, на которую рассчитан АЦП. Для двухполлярного АЦП ЦАП или источник  $V_{\text{вх}}$  подключаются к средней точке делителя.

Разница между этими двумя схемами заключается в том, на какой из входов компараторов подключен делитель, либо со стороны компенсационной величины (см. рис. 2, а), либо со стороны входного сигнала (см. рис. 2, б). По-видимому, делитель предпочтительнее включать на выход того устройства, выходное сопротивление которого и граничная частота сигнала ниже. Применение этих схем позволяет минимизировать номиналы резисторов и сделать суммарное сопротивление делителя постоянным и не зависящим от числа компараторов.

Значения сопротивлений резисторов делителя второго набора компараторов могут быть определены из выражения

$$R = \frac{V_{\max}}{I_d (N + 1)^2},$$

где  $V_{\max}$  — диапазон входного сигнала,  $I_d$  — ток делителя.

Для повышения быстродействия желательно так же уменьшать выходное сопротивление источника сигнала и нагрузочное сопротивление ЦАП  $R_{\text{изв}}$ . Поскольку в ГТ и ЦАП используются одинаковые элементы, то минимальное значение  $R_{\text{изв}}$  будет определяться выражением  $R_{\text{изв}} = (N+1)R$ .

В разработанном АЦП каждый НК содержит семь компараторов, на один из входов которых подсоединен выход УВХ, а на второй — делитель. Делитель старшего набора компараторов собран на резисторах типа БЛП и подключен к источникам напряжения  $\pm 5$  В. Резисторы, подключенные к источникам, имеют номинал 71,9 Ом, а резисторы, включенные между входами компараторов, 15,3 Ом. При этом ток, протекающий через делитель, имеет значение около 40 мА. Величина зоны, на которую разнесены пороги срабатывания соседних компараторов, равна 640 мВ.

Делитель младшего (второго) набора компараторов собран на резисторах типа МЛТ номиналом 9,1 Ом. Зона, на которую разнесены пороги срабатывания двух соседних компараторов в этом наборе, составляет 80 мВ.

Разработанные для описываемого АЦП компараторы основаны на идее триггер-защелки и обеспечивают запоминание результата сравнения [8]. Логическая часть компаратора — триггер-защелка — выполнена на синхронизированном RS-триггере микросхемы серии 138. На время синхроимпульса положительная обратная связь в триггере прерывается и образуется вновь по его заднему фронту. Длительность синхроимпульса на уровне 0,5 равна 7 нс, на оставшееся время длительности такта триггер-защелка служит для хранения информации в унитарном коде.

Для сокращения задержек в шифраторе набора компараторов последний выполнен по схеме рис. 3. Входы, обозначенные  $X_1 \dots X_7$ , подключаются к выходным шинам компараторов, начиная со старшего. Максимальная задержка распространения  $2\tau$  (где  $\tau$  — задержка распространения на один элемент). Операция ИЛИ производится за счет объединения по выходу. Весь шифратор выполнен на двух корпусах типа 1ЛБ383; УВХ данного АЦП описаны в [9].

ЦАП содержит четыре активных генератора тока. Генератор тока, задающий смещение компенсационной величины в положительную область на половину шкалы не коммутируется и задает ток 32 мА. Токи остальных ГТ значением 32, 16, 8 мА коммутируются переключателями тока на транзисторах. Выходы генераторов тока нагружены на резистор 80 Ом, подключенный к средней точке делителя напряжения. Два генератора тока, питающие делитель напряжения, не коммутируются ирабатывают токи  $\pm 8$  мА.

При внешнем запуске конвейерного АЦП с двумя наборами компараторов блок управления должен формировать три тактирующих импульса. Первый ставит в режим хранения УВХ, второй производит опрос старшего набора компараторов и одновременно переключает в режим хранения второй УВХ. Наконец, третий импульс необходим для опроса младшего набора компараторов. При интервале времени между импульсами запуска, большем времени преобразования, конвейерный АЦП будет работать как параллельно-последовательный. Использование конвейерного АЦП в этом режиме будет неоправданным. При внутреннем запуске, который и был использован в описываемом АЦП, реализуется максимальное быстродействие. Блок управления генерирует один импульс, который выполняет все требуемые функции.




Рис. 3.

ции. В этом режиме синхронизация АЦП с внешними устройствами должна осуществляться по импульсу внутреннего запуска.

Заметим, что применение конвейерного АЦП в многоточечных системах позволяет повысить частоту коммутации датчиков (по сравнению с параллельно-последовательным АЦП).

Конструктивно АЦП выполнен на 5 платах, узлы на которых расположены так, чтобы измеряемый сигнал проходил через них последовательно. При экспериментальном исследовании макета АЦП было замечено, что компараторы в наборе работают несколько иначе, чем отдельно взятые компараторы. Вследствие взаимного влияния вблизи равновесия наблюдается через каждый такт изменение состояния компаратора, что эквивалентно увеличению его гистерезиса. Значение гистерезиса компараторов в наборе достигает 10 мВ, в то время как гистерезис отдельно взятого компаратора менее 1 мВ. Для уменьшения этого эффекта входные цепи компараторов выполняются так, чтобы помехи действовали синфазно на оба входа, а шины, реализующие эти цепи, были как можно короче. То же самое относится к цепям, соединяющим выходы балансных каскадов со входами триггер-защелок. Для уменьшения импульсных помех в макете помимо RC-фильтров в цепях питания отдельных узлов в качестве линий передачи импульсных сигналов применен коаксиальный микрокабель с согласованной нагрузкой. Платы узлов размещены в стандартном блоке 40×210×400. Передняя панель АЦП содержит устройство двоичной индикации результата преобразования на лампах накаливания.

Диапазон входных сигналов шестизарядного АЦП составляет  $\pm 2,5$  В. Частота выдачи кодов 20 МГц при погрешности измерений порядка 2%. Расчетное апертурное время меньше 0,5 нс. Питание АЦП осуществляется от четырех источников:  $\pm 5$  В и  $\pm 27$  В.

Результаты испытаний макета АЦП с двумя двухтактными УВХ и его основных узлов — компараторов на основе триггер-защелки — показывают возможность создания на этой базе восьмиразрядного АЦП с частотой выдачи кодов 10 МГц.

#### ЛИТЕРАТУРА

1. Н. И. Ахиезер. Лекции по теории аппроксимации. М., Гостехиздат, 1947.
2. В. Давид. Аналого-цифровые преобразователи.— Э.-И. «Приборы и элементы автоматики и вычислительной техники», 1973, № 47.
3. М. Е. Овчарук. Наносекундный преобразователь напряжение-код.— В кн.: Труды семинара «Аналого-цифровые и цифроанalogовые преобразователи». Вып. 2. Киев, 1969.
4. АЦП для обработки радиолокационных и телевизионных сигналов.— Электроника, 1973, № 18.
5. Малогабаритный блок для аналого-цифрового преобразователя.— Электроника, 1973, № 18.
6. В. Н. Вьюхин. Параллельно-последовательный аналого-цифровой преобразователь наносекундного диапазона.— Автометрия, 1973, № 3.
7. Official Gazette, 1971, т. 889, № 1. Описание к патенту США по классу 340—347 (МКИ Н03К 13/06), № 3597761.
8. В. А. Беломестных, А. Н. Касперович, В. И. Солоненко. Компараторы на основе триггер-защелки.— Автометрия, 1975, № 1.
9. В. А. Беломестных, А. Н. Касперович, Н. В. Литвинов. Устройство выборки и хранения для сверхбыстродействующего АЦП конвейерного типа.— Автометрия, 1975, № 1.

Поступила в редакцию 17 июля 1974 г.